高新技術(shù)企業(yè)
印度啟動RISC-V處理器計劃
來源:半導(dǎo)體行業(yè)觀察
為了在2023年12月之前實現(xiàn)下一代微處理器的商業(yè)芯片和設(shè)計勝利，印度政府周三宣布啟動數(shù)字印度RISC-V(DIR-V)計劃。RISC-V是一個免費且開放的ISA，通過開放標(biāo)準(zhǔn)協(xié)作開啟處理器創(chuàng)新的新時代。
政府的倡議被認(rèn)為是實現(xiàn)“AtmanirbharBharat”自力更生雄心的又一具體步驟。
在為SHAKTI和VEGA的商業(yè)硅設(shè)定積極的里程碑并在2023年12月之前他們的設(shè)計獲勝時，電子和信息技術(shù)以及技能發(fā)展和創(chuàng)業(yè)國務(wù)部長RajeevChandrasekhar提到DIR-V將看到初創(chuàng)公司、學(xué)術(shù)界和跨國公司之間的合作伙伴關(guān)系，使印度不僅成為全球RISC-V人才中心，而且成為全球服務(wù)器、移動設(shè)備、汽車、物聯(lián)網(wǎng)和微控制器的RISC-VSoC（片上系統(tǒng)）供應(yīng)商。
在接受媒體采訪時，Chandrasekhar回憶了他在英特爾擔(dān)任x-86處理器芯片設(shè)計師的早期經(jīng)歷，并提到許多新的處理器架構(gòu)已經(jīng)經(jīng)歷了以創(chuàng)新浪潮為特征的初始階段。然而，在某些時候，他們都選擇了一種占主導(dǎo)地位的設(shè)計。
ARM和x-86是兩種這樣的指令集架構(gòu)——其中一種是許可的，另一種是出售的，在早期的幾十年里，行業(yè)整合在一起。
然而，在過去十年中，RISC-V已成為它們的強(qiáng)大替代品，沒有許可負(fù)擔(dān)，使其能夠在半導(dǎo)體行業(yè)中以不同的復(fù)雜程度用于各種設(shè)計目的，挑戰(zhàn)現(xiàn)狀。
印度電子和IT部(MeitY)還計劃加入RISC-V國際，擔(dān)任首席董事會成員，與其他全球RISC-V領(lǐng)導(dǎo)者合作、貢獻(xiàn)和宣傳印度的專業(yè)知識。
IITMadras主任V.Kamakoti教授將擔(dān)任DIR-V項目的首席架構(gòu)師，S.KrishnakumarRao將擔(dān)任項目經(jīng)理。錢德拉森部長還公布了DIR-V計劃的設(shè)計和實施路線圖藍(lán)圖，其中包括IITMadras的SHAKTI處理器和C-DAC的VEGA處理器，以及印度半導(dǎo)體設(shè)計和創(chuàng)新的戰(zhàn)略路線圖，以促進(jìn)印度的半導(dǎo)體生態(tài)系統(tǒng)國家。
印度發(fā)力RISC-V處理器
RISC-V架構(gòu)的主要優(yōu)勢之一是它是開放的，因此任何具有適當(dāng)技能的組織都可以開發(fā)自己的內(nèi)核，印度政府利用微處理器開發(fā)計劃(MDP)幫助開發(fā)VEGARISC-抓住了這個機(jī)會本地V核。
在電子和信息技術(shù)部(MeitY)的資助下，先進(jìn)計算發(fā)展中心(C-DAC)成功設(shè)計了五個RISC-V處理器，從單核32位RISC-V微控制器級處理器到支持Linux的四核64位亂序處理器。
C-DAC開發(fā)的五個VEGA內(nèi)核的主要特性：
VEGAET1031–32位單核3級有序RV32IM處理器，帶AHB/AXI4.bus，可選MMU，可選調(diào)試
VEGAAS1061–64位單核6級有序RV64IMAFDC處理器，具有8KBD-cache、8KBI-cache、FPU、AHB/AXI4總線
VEGAAS1161–64位單核16級流水線亂序RV64IMAFDC處理器，具有32KBD-cache、32KBI-cache、FPU、AHB/AXI4/ACE總線
VEGAAS2161–64位雙核16級流水線亂序RV64IMAFDC處理器，具有32KBD-cache、32KBI-cache、512KBL2cache、FPU、AHB/AXI4/ACE總線
VEGAAS4161–64位四核16級流水線亂序RV64IMAFDC處理器，具有32KBD-cache、32KBI-cache、1024KBL2高速緩存、FPU、AHB/AXI4/ACE總線
深入了解高端VEGAAS4161的主要特性：
RISC-V64G(RV64IMAFD)指令集架構(gòu)
13-16階段亂序流水線實現(xiàn)
高級分支預(yù)測器：BTB、BHT、RAS
哈佛架構(gòu)，獨立的指令和數(shù)據(jù)存儲器
用戶、主管和機(jī)器模式權(quán)限級別
支持Linux的全功能內(nèi)存子系統(tǒng)
?內(nèi)存管理單元
?基于頁面的虛擬內(nèi)存
?可配置的L1緩存
?可配置的二級緩存
高性能多核互連
符合IEEE754-2008的高性能浮點單元
AXI4-/ACE，兼容外部接口
平臺級中斷控制器
?多達(dá)127個IRQ
?低中斷延遲
向量中斷支持
高級集成調(diào)試控制器
?JTAG兼容接口
?硬件/軟件斷點支持
調(diào)試擴(kuò)展允許通過GDB>>openOCD>>JTAG連接進(jìn)行Eclipse調(diào)試
兼容Linux
預(yù)計不會很快就會有桌面Linux的處理器，因為AS4161主要針對存儲和網(wǎng)絡(luò)應(yīng)用程序。
更好的是兩個SoC（THEJAS32和THEJAS64）的文檔的公開可用性，分別基于VEGAET1031和VEGAAS1061內(nèi)核，HDL代碼在ARTYA7FPGA板上運行（A7-35T可以運行THEJAS32，但A7-100TTHEJAS64需要）。帶有EclipseIDE的C/C++VEGASDK允許工程師為該平臺開發(fā)程序，并且還提供了用于64位VEGA處理器的Linux源代碼。代碼托管在Gitlab上，但您需要在檢索代碼之前請求訪問...這有點令人失望。
印度政府還計劃為VEGA處理器舉辦培訓(xùn)課程，但該頁面目前是空的。找不到任何有關(guān)VEGA的時間表以及制造是否會在印度進(jìn)行計劃的信息。該項目的博客已經(jīng)好幾個月沒有更新了，但“VEGA處理器”的YouTube賬號在2022年1月31日上傳了一段視頻，對五款VEGARISC-V處理器進(jìn)行了概述。
印度啟動RISC-V處理器計劃
印度啟動RISC-V處理器計劃
來源:半導(dǎo)體行業(yè)觀察
為了在2023年12月之前實現(xiàn)下一代微處理器的商業(yè)芯片和設(shè)計勝利，印度政府周三宣布啟動數(shù)字印度RISC-V(DIR-V)計劃。RISC-V是一個免費且開放的ISA，通過開放標(biāo)準(zhǔn)協(xié)作開啟處理器創(chuàng)新的新時代。
政府的倡議被認(rèn)為是實現(xiàn)“AtmanirbharBharat”自力更生雄心的又一具體步驟。
在為SHAKTI和VEGA的商業(yè)硅設(shè)定積極的里程碑并在2023年12月之前他們的設(shè)計獲勝時，電子和信息技術(shù)以及技能發(fā)展和創(chuàng)業(yè)國務(wù)部長RajeevChandrasekhar提到DIR-V將看到初創(chuàng)公司、學(xué)術(shù)界和跨國公司之間的合作伙伴關(guān)系，使印度不僅成為全球RISC-V人才中心，而且成為全球服務(wù)器、移動設(shè)備、汽車、物聯(lián)網(wǎng)和微控制器的RISC-VSoC（片上系統(tǒng)）供應(yīng)商。
在接受媒體采訪時，Chandrasekhar回憶了他在英特爾擔(dān)任x-86處理器芯片設(shè)計師的早期經(jīng)歷，并提到許多新的處理器架構(gòu)已經(jīng)經(jīng)歷了以創(chuàng)新浪潮為特征的初始階段。然而，在某些時候，他們都選擇了一種占主導(dǎo)地位的設(shè)計。
ARM和x-86是兩種這樣的指令集架構(gòu)——其中一種是許可的，另一種是出售的，在早期的幾十年里，行業(yè)整合在一起。
然而，在過去十年中，RISC-V已成為它們的強(qiáng)大替代品，沒有許可負(fù)擔(dān)，使其能夠在半導(dǎo)體行業(yè)中以不同的復(fù)雜程度用于各種設(shè)計目的，挑戰(zhàn)現(xiàn)狀。
印度電子和IT部(MeitY)還計劃加入RISC-V國際，擔(dān)任首席董事會成員，與其他全球RISC-V領(lǐng)導(dǎo)者合作、貢獻(xiàn)和宣傳印度的專業(yè)知識。
IITMadras主任V.Kamakoti教授將擔(dān)任DIR-V項目的首席架構(gòu)師，S.KrishnakumarRao將擔(dān)任項目經(jīng)理。錢德拉森部長還公布了DIR-V計劃的設(shè)計和實施路線圖藍(lán)圖，其中包括IITMadras的SHAKTI處理器和C-DAC的VEGA處理器，以及印度半導(dǎo)體設(shè)計和創(chuàng)新的戰(zhàn)略路線圖，以促進(jìn)印度的半導(dǎo)體生態(tài)系統(tǒng)國家。
印度發(fā)力RISC-V處理器
RISC-V架構(gòu)的主要優(yōu)勢之一是它是開放的，因此任何具有適當(dāng)技能的組織都可以開發(fā)自己的內(nèi)核，印度政府利用微處理器開發(fā)計劃(MDP)幫助開發(fā)VEGARISC-抓住了這個機(jī)會本地V核。
在電子和信息技術(shù)部(MeitY)的資助下，先進(jìn)計算發(fā)展中心(C-DAC)成功設(shè)計了五個RISC-V處理器，從單核32位RISC-V微控制器級處理器到支持Linux的四核64位亂序處理器。
C-DAC開發(fā)的五個VEGA內(nèi)核的主要特性：
VEGAET1031–32位單核3級有序RV32IM處理器，帶AHB/AXI4.bus，可選MMU，可選調(diào)試
VEGAAS1061–64位單核6級有序RV64IMAFDC處理器，具有8KBD-cache、8KBI-cache、FPU、AHB/AXI4總線
VEGAAS1161–64位單核16級流水線亂序RV64IMAFDC處理器，具有32KBD-cache、32KBI-cache、FPU、AHB/AXI4/ACE總線
VEGAAS2161–64位雙核16級流水線亂序RV64IMAFDC處理器，具有32KBD-cache、32KBI-cache、512KBL2cache、FPU、AHB/AXI4/ACE總線
VEGAAS4161–64位四核16級流水線亂序RV64IMAFDC處理器，具有32KBD-cache、32KBI-cache、1024KBL2高速緩存、FPU、AHB/AXI4/ACE總線
深入了解高端VEGAAS4161的主要特性：
RISC-V64G(RV64IMAFD)指令集架構(gòu)
13-16階段亂序流水線實現(xiàn)
高級分支預(yù)測器：BTB、BHT、RAS
哈佛架構(gòu)，獨立的指令和數(shù)據(jù)存儲器
用戶、主管和機(jī)器模式權(quán)限級別
支持Linux的全功能內(nèi)存子系統(tǒng)
?內(nèi)存管理單元
?基于頁面的虛擬內(nèi)存
?可配置的L1緩存
?可配置的二級緩存
高性能多核互連
符合IEEE754-2008的高性能浮點單元
AXI4-/ACE，兼容外部接口
平臺級中斷控制器
?多達(dá)127個IRQ
?低中斷延遲
向量中斷支持
高級集成調(diào)試控制器
?JTAG兼容接口
?硬件/軟件斷點支持
調(diào)試擴(kuò)展允許通過GDB>>openOCD>>JTAG連接進(jìn)行Eclipse調(diào)試
兼容Linux
預(yù)計不會很快就會有桌面Linux的處理器，因為AS4161主要針對存儲和網(wǎng)絡(luò)應(yīng)用程序。
更好的是兩個SoC（THEJAS32和THEJAS64）的文檔的公開可用性，分別基于VEGAET1031和VEGAAS1061內(nèi)核，HDL代碼在ARTYA7FPGA板上運行（A7-35T可以運行THEJAS32，但A7-100TTHEJAS64需要）。帶有EclipseIDE的C/C++VEGASDK允許工程師為該平臺開發(fā)程序，并且還提供了用于64位VEGA處理器的Linux源代碼。代碼托管在Gitlab上，但您需要在檢索代碼之前請求訪問...這有點令人失望。
印度政府還計劃為VEGA處理器舉辦培訓(xùn)課程，但該頁面目前是空的。找不到任何有關(guān)VEGA的時間表以及制造是否會在印度進(jìn)行計劃的信息。該項目的博客已經(jīng)好幾個月沒有更新了，但“VEGA處理器”的YouTube賬號在2022年1月31日上傳了一段視頻，對五款VEGARISC-V處理器進(jìn)行了概述。
主站蜘蛛池模板：
浦城县|
卢氏县|
喀喇沁旗|
长顺县|
晋城|
定陶县|
乐陵市|
乳山市|
建阳市|
密云县|
石屏县|
廉江市|
盱眙县|
祥云县|
遂昌县|
磐石市|
福贡县|
高阳县|
长乐市|
蒙山县|
正蓝旗|
英山县|
铁力市|
德阳市|
黎城县|
巴林左旗|
辛集市|
东山县|
新邵县|
雅安市|
仪陇县|
广宁县|
封丘县|
光泽县|
平泉县|
安顺市|
泸州市|
山阴县|
涪陵区|
南汇区|
浪卡子县|
